

Prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)

25 febbraio 2025

Si consideri una tecnologia CMOS di cui sono noti i seguenti parametri:


	nMOS	pMOS
$\beta' [\mu\text{A}/\text{V}^2]$	180	100
$C_{ox} [\text{fF}/\mu\text{m}^2]$	11.5	11.5
$C_{GS0} [\text{fF}/\mu\text{m}]$	0.5	0.5
$V_{T0} [\text{V}]$	0.3	-0.3

Inoltre, $L_{MIN} = 300 \text{ nm}$, il ritardo caratteristico della tecnologia è $t_{p0} = 9 \text{ ps}$ e il *parasitic effort* dell'invertitore di riferimento è $p_{inv} = 0.95$.

Se non diversamente specificato, si assuma che i gate siano progettati per avere uguali tempi di salita e di discesa di caso peggiore e che sia $L = L_{MIN}$ per tutti i transistori.

1. (8 Punti) Si consideri il gate logico CMOS G_1 che implementa la funzione $F_{G_1}(A, B, C, D) = A(BC + D)$. Calcolare il *logical effort* (g_{G_1}) ed il *parasitic effort* (p_{G_1}) di tale gate.


Si consideri quindi il circuito di seguito riportato, che fa uso del gate G_1 , e si risponda ad i quesiti proposti sapendo che $C_L = 280 \text{ fF}$ e che il dimensionamento dei transistori che compongono il pull-down del gate NAND a 4 ingressi è $S_{n,NAND4} = 2$. I transistori di pull-down dei tre gate connessi a valle del nodo X hanno lo stesso dimensionamento, di seguito indicato con S_x .



2. (8 Punti) Calcolare *logical effort* e *parasitic effort* di tutti i gate logici presenti nel circuito. Calcolare poi *path logical effort*, *path branching effort*, *path effort* per il percorso di segnale $IN \rightarrow OUT$.
3. (14 punti) Calcolare il numero di invertitori da posizionare tra l'uscita del gate G_1 ed il nodo OUT al fine di ottimizzare $t_{IN \rightarrow OUT}$. Calcolare quindi il valore di S_x , il dimensionamento di tutti i gate che si trovano lungo il percorso $IN \rightarrow OUT$ (esprimendolo in funzione della capacità di ingresso del gate), nonché il valore del ritardo ottimo $\hat{t}_{IN \rightarrow OUT}$ a valle della procedura di ottimizzazione.

Soluzione della prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
25 febbraio 2025

1. L'implementazione in logica CMOS del gate G_1 è riportata nella figura sottostante.



L'analisi dei tempi di salita e di discesa ci permette quindi di stabilire che, nel caso peggiore, la salita avviene attraverso la serie di due pMOS, mentre la discesa attraverso la serie di 3 nMOS. Segue che $S_{p,eq} = S_p/2$ e $S_{n,eq} = S_n/3$. Imponendo $t_r = t_f$ si ottiene

$$\alpha_{G_1} = \frac{S_p}{S_n} = \frac{2}{3} \frac{\beta'_n}{\beta'_p} = \frac{2}{3} \epsilon.$$

Il logical effort ed il parasitic effort di G_1 possono essere calcolati imponendo l'uguaglianza della resistenze equivalenti del gate G_1 e dell'invertitore di riferimento (da cui $S_n = 3S_{n,INV}$) ed utilizzando le espressioni

$$g_{G_1} = \frac{C_{G_1}}{C_{INV}}, \quad p_{G_1} = \frac{C_{p,G_1}}{C_{INV}}.$$

Sapendo che $C_{G_1} = S_n(1 + \alpha_{G_1})C_{M1}$, $C_{p,G_1} = S_n(1 + 2\alpha_{G_1})C_{p1}$, $C_{INV} = S_{n,INV}(1 + \epsilon)C_{M1}$ e che $C_{p1}/C_{M1} = p_{inv}$, si ottiene $g_{G_1} = 2.36$, $p_{G_1} = 3.46$.

Si ricorda che $C_{M1} = L_{MIN}^2 C_{ox} + 2L_{MIN}C_{GS0} = 1.36$ fF.

2. Oltre al gate G_1 , nel circuito sono presenti solo gate NAND e NOR per i quali è noto che $g_{NAND,n} = \frac{n+\epsilon}{1+\epsilon}$, $g_{NOR,n} = \frac{1+n\epsilon}{1+\epsilon}$, $p_{NAND,n} = p_{NOR,n} = n \cdot p_{INV}$. Segue che $g_{NAND,4} = 2.07$, $p_{NAND,4} = 3.8$, $g_{NOR,2} = 1.64$, $p_{NOR,2} = 1.9$, $g_{NAND,2} = 1.36$, $p_{NAND,2} = 1.9$.

Il path logical effort per il percorso $IN \rightarrow OUT$ vale $G = g_{NAND,4} \cdot g_{NOR,2} \cdot g_{G_1} = 8.02$.

Il path branching effort è equivalente al branching effort del gate NOR_2 .

$$B = b_{NOR,2} = \frac{C_{off-path} + C_{G_1}}{C_{G_1}} = \frac{(1 + \frac{\epsilon}{2}) + (1 + 2\epsilon) + (1 + \frac{2}{3}\epsilon)}{1 + \frac{2}{3}\epsilon} = 3.955.$$

Infine, sapendo che $S_{n,NAND,4} = 2$, si può calcolare $C_{IN} = S_{n,NAND,4}(1 + \frac{\epsilon}{4})C_{M1} = 3.87$ fF. Si può quindi calcolare il path effort come

$$F = GBH = GB \frac{C_{OUT}}{C_{IN}} \simeq 2294.$$

3. Noto p_{INV} , lo stage effort ottimo per la tecnologia in esame può essere approssimato come $\rho = 0.71p_{INV} + 2.82$. Il numero ottimo di stadi che permette di ottimizzare il tempo di attraversamento del segnale lungo il percorso $IN \rightarrow OUT$ è dato da $\hat{N} = \frac{\ln(F)}{\ln(\rho)} \simeq 6.18$. Siccome il numero di stadi deve essere un numero intero, scegliamo $N = 6$, ovvero aggiungiamo 3 invertitori a valle del gate G_1 ai fini di minimizzare $t_{IN \rightarrow OUT}$. Il ritardo è ottimo quando tutti gli stadi hanno lo stesso stage effort $\hat{f} = F^{1/6} \simeq 3.63$. Segue che

$$\hat{t}_{IN \rightarrow OUT} = t_{p0}(6\hat{f} + p_{NAND,4} + p_{NOR,2} + p_{G_1} + 3p_{INV}) \simeq 304.2 \text{ ps}$$

Per quanto riguarda il dimensionamento dei gate che si trovano lungo il percorso di segnale, invece, si può

procedere a ritroso sapendo che, per ogni stadio, deve valere la condizione $\hat{f}_i = g_i b_i \frac{C_{i+1}}{C_i}$. Quindi:

$$C_{INV3} = \frac{C_{OUT}}{\hat{f}} = 77.1 \text{ fF}$$

$$C_{INV2} = \frac{C_{INV3}}{\hat{f}} = 21.23 \text{ fF}$$

$$C_{INV1} = \frac{C_{INV2}}{\hat{f}} = 5.85 \text{ fF}$$

$$C_{G1} = g_{G1} \frac{C_{INV1}}{\hat{f}} = 3.79 \text{ fF}$$

$$C_{NOR,2} = g_{NOR,2} b_{NOR,2} \frac{C_{G1}}{\hat{f}} = 6.79 \text{ fF}$$

Per controllare di aver svolto i conti correttamente possiamo anche ricalcolare $C_{IN} = g_{NAND,4} \frac{C_{NOR,2}}{\hat{f}} = 3.87 \text{ fF}$, che è esattamente il valore derivato al punto precedente. Infine, $S_x = \frac{C_{G1}}{(1 + \frac{2}{3}\epsilon) C_{M1}} \simeq 1.3$.